دانلود مقاله ترجمه شده اندازه یابی مدار آنالوگ از طریق هوش ازدحامی

هرچه مدارهای الکترونیکی پیچیده تر می شوند، طراحی و فرایند بهینه سازی نیز، باید با دقت بالا و به صورت خودکار انجام شوند. پیشبینی و بهبود کیفیت طراحی، از لحاظ عملکرد، تغییرناپذیری و هزینه، دغدغه ی اصلیِ خودکارسازی طراحی الکترونیکی است. به طورکلی، بهینه سازی، امر بسیاردشوار و زمانبری است و محدوده ی گسترده ای از پارامترهای طراحی و معیارهای متضاد را شامل می شود. بهینه سازی ازدحامی ذرات (PSO) به عنوان روشی کارآمد، برای کاوشِ فضای جستجو و حل مسائل بهینه سازی مقید، معرفی شده است. در این مقاله، PSO، جهتِ انطباق ویژگی های موردنیاز  و مشخصه های عملکردی، با در نظر داشتنِ اندازه یابی بهینه ی مدارهای مجتمع آنالوگ، و توانایی بهینه سازی بالا و زمان محاسبات کوتاه، مورد استفاده قرار گرفته است. نتایج طراحی براساس PSO از طریق شبیه سازی های SPICE  نیز تأیید و با مطالعات پیشین، مقایسه شده اند.

طراحی مدار مجتمع آنالوگ (IC)، فرآیندی چالش برانگیز است که شامل مشخصه ی tradeoff های پیچیده بین اهداف غیرخطی و نیز برآوردن محدودیت های موردنیاز است. آن اهداف متشکل از پارامترهای طراحی ای هستند که در حالت ایده آل به عنوان متغیر، پذیرفته، و مجموعه راه حل های بهینه جستجو می شوند. به هر ترتیب، با افزایش پیچیدگی مدار، فضای جستجو گسترش می یابد، به گونه ای که به دست آوردن ترکیب بهینه ای از پارامترهای طراحی با دست، به فرآیندی زمان گیر و غیرقابل تحمل تبدیل می شود. با توجه به فرآیند طراحی آی سی CMOS، روابط متعددی وجود دارد که باید بین نسبت های طول، عرض و طول/عرض در ترانزیستورهای CMOS نگه داشته شوند تا مطمئن شویم که فضای جستجو، هموار و فرآیند بهینه سازی قابل اعتماد است. بنابراین، روش های بهینه سازی کارآمدی برای اتوماسیون اندازه یابی بهینه ی (اندازه یابی بهینه به صورت خودکار) طراحی آی سی آنالوگ CMOS مورد نیاز است...