دانلود مقاله ترجمه شده آنالیز معماری سوپراسکالار(فوق عددی) وظیفه طراحی سخت افزار


چطور این مقاله مهندسی کامپیوتر و IT را دانلود کنم؟

فایل انگلیسی این مقاله با شناسه 2000423 رایگان است. ترجمه چکیده این مقاله مهندسی کامپیوتر و IT در همین صفحه قابل مشاهده است. شما می توانید پس از بررسی این دو مورد نسبت به خرید و دانلود مقاله ترجمه شده اقدام نمایید

قیمت :
880,000 ریال
شناسه محصول :
2000423
سال انتشار:
2013
حجم فایل انگلیسی :
437 Kb
حجم فایل فارسی :
323 کیلو بایت
نوع فایل های ضمیمه :
Pdf+Word
کلمه عبور همه فایلها :
www.daneshgahi.com

عنوان فارسي

آنالیز معماری سوپراسکالار(فوق عددی) وظیفه طراحی سخت افزار

عنوان انگليسي

Analysis of the Task Superscalar architecture hardware design

نویسنده/ناشر/نام مجله

Procedia Computer Science

این مقاله چند صفحه است؟

این مقاله ترجمه شده مهندسی کامپیوتر و IT شامل 10 صفحه انگلیسی به صورت پی دی اف و 23 صفحه متن فارسی به صورت ورد تایپ شده است

چکیده فارسی


چکیده

در این مقاله ما به آنالیز جریان عملی دو پیاده سازی سخت افزار معماری وظیفه سوپراسکالار ( فوق عدد ) می پردازیم. وظیفه سوپراسکالار یک وظیفه آزمایشی است که مبتنی بر زمانبندی جریان داده است که وابستگی های داده های درون وظیفه را به صورت دینامیک می یابد، موازی سازی سطح وظیفه را مشخص می کند، و وظیفه ها را در وضعیت خارج از نوبت اجرا می کند. در این مقاله ما یک پایه پیاده سازی و اجرای معماری وظیفه سوپراسکالار را همانند یک طراحی جدید با کارایی بهبود یافته معرفی می کنیم. ما رفتار پردازش برخی از وظیفه های وابسته و غیر وابسته را با هر دو اساس و طراحی های سخت افزاری بهینه یافته مورد مطالعه قرار می دهیم و نتایج شبیه سازی را با نتایج پیاده سازی حین اجرا مقایسه می کنیم.

کلمات کلیدی: وطیفه سوپراسکالار، زمانبند وظیفه سخت افزار، VHDL

1-مقدمه

در اجرای همزمان فرض این است که هر قسمت مجزا از یک برنامه وظیفه نامیده می شود که به صورت سریال و پشت سر هم در پردازنده اجرا می شوند که اجرای چند قسمت پدید می آیند که به صورت همزمان اتفاق بیافتند. به هر حال، انجام همزمان ( مثلا ایجاد، مدیریت وظایف همزمان شده) برای رسیدن به کارایی بهتر یک چالش سخت و مهم برای سیستم های کنونی با کارایی بالا است. با اینکه تئوری گسترده است، پیچیدگی مدل برنامه سازی موازی سنتی در بیشتر حالات مانع از رسیدن به نتیجه کارایی برنامه نویس می شود.

برخی قسمت بندی کردن های بخشهای حافظه مجازی ارائه شده اند تا همزمان سازی بهتری ارائه شود. سیستم های مدیریت وظیفه در نرم افزارهای دینامیک مانند مدل های برنامه ریزی جریان داده مبتنی بر وظیفه [1,2,3,4,5] از منفعت اصول جریان داده برای بهبود موازی سازی سطح وظیفه و غلبه بر محدودیت های سیستم های مدیریت وظیفه استاتیک استفاده می کند. این مدل ها تلویحا محاسبات و داده ها را زمانبندی می کنند و از وظیفه بجای ساختار مانند یک واحد کاری پایه استفاده می کنند و بنابراین رها کردن برنامه ریز و برنامه نویس از مدیریت موازی سازی را در پی دارد. در حالی که این مدل های برنامه ریزی شباهت های مفهومی را با لوله های سوپراسکالار خارج از نوبت که بخوبی شناخته شده هم هستند به اشتراک می گذارند ( به عنوان مثال آنالیز دینامیک وابستگی داده و زمانبندی جریان داده) ،آنها وابسته به آنالیز وابستگی مبتنی بر نرم افزار هستند که به طور ذاتی کند هستند و توانایی آنها را محدود می کند. مشکل فوق الذکر با تعداد هسته های موجود افزایش می یابد. به منظور حفظ تمام هسته ها به صورت مشغول و سرعت دادن به بهبود کاربرد کل نیاز می شود که این را به وظایف کوچکتر و بیشتری تقسیم کرد. زمانبندی وظیفه ( مثلا ایجاد و مدیریت اجرای وظیفه) در نرم افزار سرریزی ها را معرفی می کند و به طور افزاینده ای با تعداد هسته ها غیر مفید خواهد شد. در مقایسه یک راه حل زمانبندی سخت افزار می تواند به سرعت بهتری برسد و به عنوان یک زمانبند وظیفه سخت افزار به چرخه های کمتری نسبت به نسخه نرم افزار ی برای ارسال یک وظیفه نیاز دارد. بعلاوه یک چینش رمانبندی وظیفه سخت افزار مقیاس پذیرتر و موازی تر نسبت به معادل نرم افزاری است...

وطیفه سوپراسکالار زمانبند وظیفه سخت افزار VHDL :کلمات کلیدی

چکیده انگلیسی


Abstract

In this paper, we analyze the operational flow of two hardware implementations of the Task Superscalar architecture. The Task Superscalar is an experimental task based dataflow scheduler that dynamically detects inter-task data dependencies, identifies task-level parallelism, and executes tasks in the out-of-order manner. In this paper, we present a base implementation of the Task Superscalar architecture, as well as a new design with improved performance. We study the behavior of processing some dependent and non-dependent tasks with both base and improved hardware designs and present the simulation results compared with the results of the runtime implementation

 
Keywords: Task Superscalar Hardware task scheduler VHDL
کتابخانه الکترونیک
دانلود مقالات ترجمه شده
جستجوی مقالات
با انتخاب رشته مورد نظر خود می توانید مقالات ترجمه شده آن رو به صورت موضوع بندی شده مشاهده نمایید