دانلود مقاله ترجمه شده استراتژیهای سویچ ولتاژ کاسکود تفاضلی (DCVS ) برای تکنولوژی CNTFET برای منطق سه گانه

 DCVS یک الگوی منطقی مشهور است که مدارات قابل اعتماد و قدرتمندی را می سازد. در این مقاله دو استراتژی اصلی برای فرم دهی قطعات منطقی اصلی سه گانه استاندارد مبتنی بر DCVS استاندارد در الکترونیک دیجیتال بررسی می شود. یکی از این استراتژیها منجر به ترانزیستور های کمتر و دیگری منجر به حاشیه نویز بالا می شود. طراحی های جدید با استفاده از CNTFET 32 نانو متری در شرایط مختلفی نظیر منابع تغذیه مختلف، خازن های بار و فرکانس ها و درجه حرارت های مختلف شبیه سازی شده است. نتایج حاصل از شبیه سازی ها توانمندی و کارایی این استراتژیها را حتی در حضور PVT متغیر نشان داد. علاوه بر آن مدارات جدید تزریق نویز برای منطق سه گانه و اجرای تجزیه تحلیل نویز ارائه شده است.

1 – مقدمه

 الگوهای منطقی مستقیما بر فاکتور های کارایی در الکترونیک دیجیتال تاثیر می گذارد و چندین الگوی منطقی مشهور نظیر CPL، DPL، DVL و. . وجود دارد که هر کدام کاربردهای خاص خود را دارند. DCVS متد رایج و عمومی دیگری است که از جمله مزایای آن می توان به چگالی بالا و انعطاف پذیری منطقی توسعه یافته اشاره کرد. مدارات DCVS استاتیک در مقایسه با معماری های CMOS مرسوم به علت وجود مسیرهای خاموش و روشن غیر متقارنی انرژی بیشتری را مصرف می کردند. با این وجود آنها دارای ساختاری قدرتمند و مورد اعتماد هستند و در سیستم های کنترل و تحمل خطا دارای کاربردهای بالقوه و خاصی هستند که این امر نیز به علت ماهیت خود بررسی کردن ذاتی آنهاست. افزونگی سیگنال دورن ساختاری را می توان برای تشخیص خطا استفاده کرد. علاوه بر این، منطق DCVS در مقایسه با منطق CMOS استاندارد، قابلیت اعتماد بالاتری را در اثبات و تامین تکنولوژیهای اینده نانو الکترونیک را از خودشان نشان می دهد. کلیه الگوهای منطقی که در بالا ذکر شدند، به صورت گسترده ایی در منطق باینری بررسی و به کار گرفته شده اند. به هر حال منطق باینری با اندازه کافی بهینه نیست و جوابگوی کاربردهای امروزی نمی باشد…